Desarrollo de aplicaciones sintetizando harware en FPGA utilizando el lenguaje VHDL a nivel medio

López de los Rios, Haroldo José (2020) Desarrollo de aplicaciones sintetizando harware en FPGA utilizando el lenguaje VHDL a nivel medio. Other thesis, Universidad de San Carlos de Guatemala.

[img] Text
Haroldo José López de los Rios.pdf
Available under License Creative Commons Attribution Non-commercial Share Alike.

Download (9MB)
Official URL: http://biblioteca.ingenieria.usac.edu.gt/

Abstract

Describir e implementar diseños de hardware para crear material específico y disponible como apoyo al laboratorio de electrónica, así tomando como base la teoría de electrónica digital del pensum de la carrera ingeniería electrónica, comprender la síntesis de circuitos digitales y sus aplicaciones.

Item Type: Thesis (Other)
Uncontrolled Keywords: DESARROLLO ; APLICACIONES ; LENGUAJE VHDL
Subjects: 500 Ciencias naturales y matemáticas > 530 Física > 537 Eletricidad y electrónica
Divisions: Engineering Faculty > Ingeniería Electrónica
Depositing User: Solimar Alvarado
Date Deposited: 25 Jun 2020 01:14
Last Modified: 25 Jun 2020 01:14
URI: http://www.repositorio.usac.edu.gt/id/eprint/14031

Actions (login required)

View Item View Item
Statistics Overview