Sierra Madrid, Ottoniel Abisaí (2021) Aumento del rendimiento de un procesador Risc de 32 bits, utilizando pipeline de cinco etapas y memoria caché. Other thesis, Universidad de San Carlos de Guatemala.